

概述

功能与矽科公司 CS8831CN 完全相同，区别仅在于所接 DRAM 不同，CS8828CN 接并行 DRAM，而 CS8831CN 接串行 DRAM。

功能说明

1. 语音存储器 DRAM 容量选择


RS2	RS1	存储器选择
0	0	1 片 1M × 4bits
0	1	2 片 1M × 4bits
1	0	1 片 4M × 4bits
1	1	4 片 1M × 4bits

2. 指令集与 8831 相同。

注意：

在 CPU 控制模式下，ADLD1，ADLD2，ADRD 指令所置 24 位地址最低两位（A1，A0）应置为 0。

管脚排列图



## 管脚说明

管脚名称	序号	结 构				功能说明
		手动控制		CPU 控制		
		I/O	上拉/下拉电阻	I/O	上拉/下拉电阻	
$\overline{\text{CAS3}}$ $\overline{\text{CAS2}}$ $\overline{\text{CAS1}}$	1 2 3	O	无	O	无	DRAM 列地址选通输出端。
DQ3 DQ2 DQ1 DQ0	4 5 6 7	I/O	上拉	I/O	上拉	DRAM 数据输入/输出端。
$\overline{\text{OE}}$	8	O	无	O	无	DRAM 数据输出使能端。
VSS1 VSS2	9/51 10	电源	—	电源	—	VSS1 为数字电路接地端，VSS2 为模拟接地端。
VREF	11	I/O	—	I/O	—	内部运放参考电压外接电容端。
MICIN	12	I	无	I	无	片上话筒放大器输入端（第一级），话筒需经过耦合电容与之相连。
C1	13	O	无	O	无	片上话筒放大器输出端（第一级）。
C2	14	I	无	I	无	片上话筒放大器输入端（第二级）。C1 端可通过耦合电容与之相连。
MICOUT	15	O	无	O	无	片上话筒放大器输出端（第二级）。
ADI	16	I	无	I	无	语音分析电路输入端，可直接与 MICOUT 端口相连，否则信号需经耦合电容输入。
DAO	17	O	无	O	无	语音合成电路经电压跟随器输出端，输出信号偏置于 $1/2V_{\text{DD}}$ ，在录音和静音状态无信号输出。
FILIN FILOUT	18 19	I O	无	I O	无	片上带通滤波器输入输出端。
LPF	20	I	无	I	无	片上低通滤波器截止频率选择输入端。
VDD	23/53	电源	—	电源	—	电源端。
$\overline{\text{ACL}}$	24	I	上拉	I	上拉	复位信号输入端。
CPUM	25	I	无	I	无	控制方式选择输入端，低电平为手动方式，高电平为 CPU 控制方式。
CHAT	26	I	无	I	无	手动控制方式下的去抖动时间选择输入端。为高电平时，去抖动时间为 610μs，以适应 CPU 控制。为低电平，去抖动时间为 16ms，以适应 SW 控制。
D0 D1 D2 D3	27 28 29 30	I	下拉*	I/O	无	在 CPU 控制方式下这些端口是 CPU 与 CS8828CN 之间传输指令和状态的双向数据总线。在手动方式下是段选择输入端。

管脚名称	序号	结构				功能说明
		手动控制		CPU 控制		
		I/O	上拉/下拉电阻	I/O	上拉/下拉电阻	
$\overline{\text{CE}}$	31	I	下拉*	I	无	在 CPU 控制方式下为片选信号输入端，在手动方式下，用于录音时 STOP 输入和放音时的 PAUSE/STOP 输入。
$\overline{\text{RD}}$	32	I	下拉*	I	无	在 CPU 控制方式下为读选通信号(D0～D3) 输入端，在手动方式下用于录放时的 START 或 STOP 输入。
$\overline{\text{WR}}$	33	I	下拉*	I	无	在 CPU 控制方式下为写选通信号(D0～D3) 输入端，在手动方式下用于录放时的 START 或 STOP 输入（在录音时有语音触发功能）。
MREC	34	I	下拉*	I	无	手动方式下的录放选择输入端。
BPS0 BPS1	35 36	I	下拉*	I	无	手动方式下，比特率选择输入端。 比特率    BPS1    BPS0 11Kbps    0        0 16Kbps    0        1 22Kbps    1        0        0=低电位 32Kbps    1        1        1=高电位
QUIET	37	I	下拉*	I	无	手动方式下此端口被指定为输入端口，此端口高电平时，DAO 端口无输出，静音；为低电平时，语音输出。当 CPUM=L、CHAT=H 时内部的下拉电阻才被连上。
ENDLS	38	I	下拉*	I	无	循环录音指令输入端。
EOS	39	O	—	O	—	语音结束信号输出端。语音记录/回放时输出低电平，语音录放等待和语音触发等待期间输出高电平。
PB	40	O	—	O	—	放音输出端。放音时输出高电平，录音时输出低电平。在 CPU 控制方式下，端口的状态由指令 REC 或 NOP 来决定，端口的初始值为低电平。
XIN	41	I	—	I	—	片内振荡器输入输出端。
XOUT	42	O	—	O	—	
TEST	43	I	无	I	无	测试输入端。（接 VSS1）
$\overline{\text{WE}}$	44	O	—	O	—	DRAM 写选通输出端。
$\overline{\text{RAS}}$	45	O	—	O	—	DRAM 行地址选通输出端。
RS1 RS2	46 47	I	无	I	无	DRAM 容量选择输入端。 容量        RS2    RS1 1M×4bits×1    0    0 1M×4bits×2    0    1 4M×4bits×1    1    0        0=低电平 1M×4bits×4    1    1        1=高电平

\*: 当 CHAT=L 时，下拉电阻才起作用。

管脚名称	序号	结构				功能说明
		手动控制		CPU 控制		
		I/O	上拉/下拉电阻	I/O	上拉/下拉电阻	
A0	48	O	—	O	—	DRAM 的地址输出端。
A1	49					
A2	50					
A3	52					
A4	54					
A5	55					
A6	56					
A7	57					
A8	58					
A9	59					
A10/ $\overline{\text{CAS4}}$	60	O	—	O	—	DRAM 的地址输出及 DRAM 列地址选通输出复用端。

典型应用线路图

